配線遅延の占める割合が大きくなってきた今、ゲートレベルで考えると直列にロジックを配置するほうがよいことも多いようだ。完全CLAが遅いことやpriority encoderの最下位ビットの構成などがいい例だと思う。

今は疲労コンパイラというか、むしろ疲労ISEである。コンパイル時間を短縮する工夫をしないと無駄な時間が生じるわけで、どうしたものか。