VHDLの記法

なんとなく、variableを使いまくった記法は好きになれない。実際の回路が見えにくい気がするからだ。ループを回すのも気が引ける。まあたいていの回路はforなんて使わずに記述できるわけですが。*1

そういえば、process文の内容も極力最小限にしている気がする。FFへの代入と状態遷移を書くくらいか。あとCADに自動抽出してほしいデバイス固有の部品を書くときとか。

*1:BarrelShifterの記述には使った記憶があるが、array状のselectorを並べるためで、そのときにはfor...generateを使った。