VHDLの記法

なんとなく、variableを使いまくった記法は好きになれない。実際の回路が見えにくい気がするからだ。ループを回すのも気が引ける。まあたいていの回路はforなんて使わずに記述できるわけですが。*1

そういえば、process文の内容も極力最小限にしている気がする。FFへの代入と状態遷移を書くくらいか。あとCADに自動抽出してほしいデバイス固有の部品を書くときとか。

*1:BarrelShifterの記述には使った記憶があるが、array状のselectorを並べるためで、そのときにはfor...generateを使った。

マイクロコード変換

なんでそんな遠回りなことをするんだろうと思っていたが、実際にやってみて便利さを実感。なによりバグが入りにくくなるのがよい。*1

*1:なんか地底の隣の机からリアルタイム突っ込みがあったが、つまるところ単なる完全デコードのこと。

食べまくった。数週間分は摂取したのではなかろうか。

ウェイターが肉の種類を説明してくれた気がするのだが、名前を全く覚えられなかった。味と名前が印象に残ったクッピンくらいしか覚えていない。

並列と直列

配線遅延の占める割合が大きくなってきた今、ゲートレベルで考えると直列にロジックを配置するほうがよいことも多いようだ。完全CLAが遅いことやpriority encoderの最下位ビットの構成などがいい例だと思う。